| 수험서 | 참고서 | 자격서 | 일반도서 | + 쉼터 |
Verilog HDL(개정판) 광문각/이승은
- 상품정보
- 상품평가
- 상품문의
- 배송/반품/환불
※ 알려드립니다.
발행일 : 2022-01-15
| ISBN | 9788970936840(897093684X) |
|---|---|
| 쪽수 | 312쪽 |
| 크기 | 188 * 257 mm 판형알림 |
책소개
이 책이 속한 분야
디지털 회로 설계를 시작하는 입문자들이
이 책에 언급된 Verilog HDL 기술 방법만을 사용하여 회로 설계가 가능하도록 설명한 교재 !
이 책에 언급된 Verilog HDL 기술 방법만을 사용하여 회로 설계가 가능하도록 설명한 교재 !
목차
Chapter 01. 디지털 시스템(Digital System)
1.1 디지털과 아날로그(Digital and Analog)
1.2 비트, 바이트, 워드(Bit, Byte, and Word)
1.3 수(Numbers)
1.4 스위칭 소자(Switching Devices)
1.5 논리 게이트(Logic Gates)
1.6 논리 레벨(Logic Levels)
1.7 CMOS
1.8 FPGA와 ASIC
Chapter 02. 부울 대수(Boolean Algebra)
2.1 공리 (Axiom)
2.2 정리(Theorem)
2.3 드모르간 정리(DeMorgan Theorem)
2.4 논리식(Boolean Equation)
2.5 카노맵(Karnaugh Map)
Chapter 03. Verilog HDL
3.1 소개(Introduction)
3.2 기본 문법(Basics)
3.3 연산자(Operators)
3.4 모듈 연결(Instantiation)
3.5 모델링 레벨(Level of Modeling)
3.6 테스트 벤치(Testbench)
3.7 시스템 태스크(System Task)
Chapter 04. 조합회로(Combinational Logic)
4.1 게이트(Gates)
4.2 모듈(Module)
4.3 조합회로 기술 방법(Combinational Logic Design)
4.4 데이터 전송 조합회로(Data Logic)
4.5 산술연산 조합회로(Arithmetic Logic)
4.6 조합회로 테스트 벤치(Testbench)
Chapter 05. 순차회로(Sequential Logic)
5.1 기억소자(Memory)
5.2 ?블로킹과 넌블로킹(Blocking and Non-blocking)
5.3 ?동기식 순차 회로(Synchronous Sequential Logic)
5.4 FSM(Finite State Machine)
5.5 FMS 기술 방법(FSM Design)
5.6 신호등 제어기 FSM(Traffic Signal Controller)
5.7 시프트 레지스터(Shift Register)
5.8 Verilog HDL 기술방법 요약(Summary)
Chapter 06. 타이밍(Timing)
6.1 조합회로 타이밍(Combinational Logic Timing)
6.2 순차회로 타이밍(Sequential Logic Timing)
6.3 입출력 형태와 타이밍(Critical Path)
6.4 Verilog HDL에서의 딜레이(Delay)
Chapter 07. IC를 이용한 디지털 시스템 설계 실습(Digital System Design using IC)
7.1 실습 전에 알아야 할 것들(Basics)
7.2 세그먼트 디코더 설계(Segment Decoder)
7.3 2비트 다운 카운터 설계(2-bit Down Counter)
7.4 벤딩머신 제어기 설계(Vending Machine)
7.5 IC를 이용한 디지털 회로 설계 정리(Summary)
Chapter 08. Verilog HDL을 이용한 디지털 시스템 설계 실습(Digital System Design using Verilog HDL)
8.1 세그먼트 디코더 설계(Segment Decoder)
8.2 Verilog HDL 시뮬레이션(Simulation)
8.3 FPGA 회로 구현(FPGA Implementation)
8.4 세그먼트 디스플레이 컨트롤러 설계(Display Controller)
8.5 스톱워치 설계(Stopwatch)
8.6 ALU 설계(Arithmetic Logic Unit)
8.7 UART 설계(Universal Asynchronous Receiver and Transmitter)
8.8 시프트 레지스터(Shift Register)를 이용한 UART 설계
8.9 마이크로프로세서 설계(Microprocessor)
부록. 실습보드 설명서 (User Manual)
1. SPL-Lab100 보드 개요(Overview)
2. 입출력(General User Input/Output)
1.1 디지털과 아날로그(Digital and Analog)
1.2 비트, 바이트, 워드(Bit, Byte, and Word)
1.3 수(Numbers)
1.4 스위칭 소자(Switching Devices)
1.5 논리 게이트(Logic Gates)
1.6 논리 레벨(Logic Levels)
1.7 CMOS
1.8 FPGA와 ASIC
Chapter 02. 부울 대수(Boolean Algebra)
2.1 공리 (Axiom)
2.2 정리(Theorem)
2.3 드모르간 정리(DeMorgan Theorem)
2.4 논리식(Boolean Equation)
2.5 카노맵(Karnaugh Map)
Chapter 03. Verilog HDL
3.1 소개(Introduction)
3.2 기본 문법(Basics)
3.3 연산자(Operators)
3.4 모듈 연결(Instantiation)
3.5 모델링 레벨(Level of Modeling)
3.6 테스트 벤치(Testbench)
3.7 시스템 태스크(System Task)
Chapter 04. 조합회로(Combinational Logic)
4.1 게이트(Gates)
4.2 모듈(Module)
4.3 조합회로 기술 방법(Combinational Logic Design)
4.4 데이터 전송 조합회로(Data Logic)
4.5 산술연산 조합회로(Arithmetic Logic)
4.6 조합회로 테스트 벤치(Testbench)
Chapter 05. 순차회로(Sequential Logic)
5.1 기억소자(Memory)
5.2 ?블로킹과 넌블로킹(Blocking and Non-blocking)
5.3 ?동기식 순차 회로(Synchronous Sequential Logic)
5.4 FSM(Finite State Machine)
5.5 FMS 기술 방법(FSM Design)
5.6 신호등 제어기 FSM(Traffic Signal Controller)
5.7 시프트 레지스터(Shift Register)
5.8 Verilog HDL 기술방법 요약(Summary)
Chapter 06. 타이밍(Timing)
6.1 조합회로 타이밍(Combinational Logic Timing)
6.2 순차회로 타이밍(Sequential Logic Timing)
6.3 입출력 형태와 타이밍(Critical Path)
6.4 Verilog HDL에서의 딜레이(Delay)
Chapter 07. IC를 이용한 디지털 시스템 설계 실습(Digital System Design using IC)
7.1 실습 전에 알아야 할 것들(Basics)
7.2 세그먼트 디코더 설계(Segment Decoder)
7.3 2비트 다운 카운터 설계(2-bit Down Counter)
7.4 벤딩머신 제어기 설계(Vending Machine)
7.5 IC를 이용한 디지털 회로 설계 정리(Summary)
Chapter 08. Verilog HDL을 이용한 디지털 시스템 설계 실습(Digital System Design using Verilog HDL)
8.1 세그먼트 디코더 설계(Segment Decoder)
8.2 Verilog HDL 시뮬레이션(Simulation)
8.3 FPGA 회로 구현(FPGA Implementation)
8.4 세그먼트 디스플레이 컨트롤러 설계(Display Controller)
8.5 스톱워치 설계(Stopwatch)
8.6 ALU 설계(Arithmetic Logic Unit)
8.7 UART 설계(Universal Asynchronous Receiver and Transmitter)
8.8 시프트 레지스터(Shift Register)를 이용한 UART 설계
8.9 마이크로프로세서 설계(Microprocessor)
부록. 실습보드 설명서 (User Manual)
1. SPL-Lab100 보드 개요(Overview)
2. 입출력(General User Input/Output)
(0개)
리뷰보드
등록된 리뷰가 없습니다.
(0개)
상품문의
상품 고시 정보
1. 배송
배송은 당일 오후 5시이전(토요일은 오후1시)에 주문및 결재를 하시면 당일배송됩니다.
배송은 주문 후 결재완료일을 기준으로 1~2일 안에 배송완료를 원칙으로 하고 있습니다.
다만 부득이한 경우(해당상품의 품절 및 절판) 고객님께 전화를 드려서 처리를 합니다.
배송은 당일 오후 5시이전(토요일은 오후1시)에 주문및 결재를 하시면 당일배송됩니다.
배송은 주문 후 결재완료일을 기준으로 1~2일 안에 배송완료를 원칙으로 하고 있습니다.
다만 부득이한 경우(해당상품의 품절 및 절판) 고객님께 전화를 드려서 처리를 합니다.
2. 배송료
배송료는 3만원 이상이 경우 이그잼플러스에서 부담하고, 미만일 경우 고객이 2,500원을 부담합니다.
다만 구매금액이 3만원 이상인데 적립금 등을 사용하여 실제 결재금액이 3만원 미만이 되더라도 이그잼플러스에서 배송료를 부담하고, 제주를 제외한 도서지역의 경우는 5,000원이 추가된답니다. 해외배송은 전액 고객부담이 된답니다.
5. 반품/교환
받으신 날 부터 일주일 이내 반품/교환이 가능하십니다. 시간이 지나면 처리가 불가함을 알려 드립니다. 다만 주문하신 상품과 다른 상품이 배송되거나 파본, 낙장이 있는 도서의 경우 이용약관에 준하여 이그잼플러스의 비용으로 교환, 반품 및 환불 등을 해드립니다.
받으신 날 부터 일주일 이내 반품/교환이 가능하십니다. 시간이 지나면 처리가 불가함을 알려 드립니다. 다만 주문하신 상품과 다른 상품이 배송되거나 파본, 낙장이 있는 도서의 경우 이용약관에 준하여 이그잼플러스의 비용으로 교환, 반품 및 환불 등을 해드립니다.
4. 환불
받으신 날부터 2일 이내로 전화나 1:1 게시글로 적어주셔야 가능하십니다.
5. 주의
고객님 변심으로 인한 교환/반품/환불 고객님께서 택배비(왕복택배비)를 부담이 되니 이점 유의해 주십시오. 또한 강의테잎/얇은문제집/비닐포장된제품등은 한번 구매하시면 교환/반품/환불이 전혀 안됩니다. 신중히 생각하셔서 구매 부탁드립니다. 다만 불량테잎의 경우 그 불량이 된 개별테잎을 이그잼플러스의 비용으로 A/S를 해드립니다.
6. 주문취소, 교환, 반품 및 환불은 당일 5시 이전에 해주셔야 가능합니다.
그 이후는 배송 등에 따른 제비용을 부담하셔야 합니다.